2008年8月26日 星期二

「剛剛好」的藝術! IC設計低功耗成顯學




2008年,七月。成立20週年的益華電腦(Cadence),在新竹舉行一年一度的技術論壇。

智原科技SOC發展暨服務處長(VP, SoC Development & Service)謝承儒(C.J. Hsieh)(左)及益華電腦數位IC設計研發副總呂豐榮(Frank Leu)(右),分別發表了IC設計也能對環保做出貢獻的看法。

可以稱之為綠色晶片,也有人說是省電IC,都是在強調低功耗的晶片。到底為了保護環境、愛護地球,IC設計工作上,可以怎麼做?又設計低功耗的晶片,對環境的意義?

簡約之美

智原科技SOC發展暨服務處長謝承儒指出,七月初,台灣政府當局為了結合民間對抗高油價,配合推動節能減碳政策,「國發基金」已提供公司購置節能設備優惠貸款總額度100億元,經濟部打算將之提高到500億元。

這樣的消息顯示,開發設計節能產品,已經不只是道德良知,同時,隨著政策的鼓勵紛紛出籠,未來,具備節能特性的產品,也成了產品的重要特色及賣點。

謝承儒指出,除了節能之外,簡約之美也獲得消費者青睞。他舉如家快捷酒店(Home Inn)及春秋航空(Spring Airlines)兩家公司為例,前者是一家「只回應住房客人基本需求」的飯店,全球有400多家連鎖店,住一晚只要168元人民幣,住房率高達95%。春秋航空則沒有地勤人員,飛機上的飲料食物都要旅客自己掏腰包,為了節省機場管理費,這家航空公司總是夜間起飛,到北京的旅客,他們會在天津降落,再轉陸上交通工具到北京,載客率高達96%

從好,到剛剛好!

追求極致奢華的同時,社會道德責任及良知意識也不斷升高。如今,能夠掌握「剛剛好」(Just enough)也幾乎被當成一門藝術。

謝承儒認為,從無到有,從「好」到「剛剛好」,有六個層次。分別是好更好「無」、「有」、「好」、「更好」、「剛好」,到「剛剛好」。

省電呼聲,越來越高亢

CMOS製程的耗電危機,隨著製程技術不斷推進,挑戰越來越大。其中,主動元件功率密度(power density)每代成長1.3倍,被動元件每代成長3倍,而最嚴重的是漏電問題,每代增加4倍以上,所以散熱問題越來越令人頭痛。

益華電腦數位IC設計研發副總呂豐榮也呼應謝承儒的看法。呂豐榮強調,省電課題,已經廣泛觸及我們的工作及生活。

IC元件觀點看,他指出,手機元件要求的耗電極限是3瓦。小型消費性電子產品耗電極限是6瓦,為了符合耗電門檻,若把封裝方式從FPPP改成FPGA,每個元件還要花1美元。中大型消費性電子產品及網路產品,耗電極限是10瓦,若把封裝方式從FPGA改成覆晶(Flip Chip),每個元件還要花1.5美元,這還沒有算上需延長2-3個月的工作時間成本。

從系統產品觀點看,所有消費性系統產品耗電都要控制在1100瓦以內,還要能夠符合PCI的規格限制。對企業電腦運算系統而言,耗電的挑戰也很艱鉅,Google的主機伺服器,用電量等於一座中型城市的用電量,所以Google就乾脆把資料中心緊鄰水庫。對於系統產品而言,如果為了冷卻而去加風扇,不但多了風扇成本,影響可靠度不說,產品賣相也大打折扣。

Philips PNX4008手機多媒體處理器(Mobile Multimedia processor),除了提供一般功能之外,特別強調低功耗及更長的電池壽命。ATI Radeon X1950圖形處理器(Graphics Processor),Fujitsu MB87Q3140是一顆12埠、傳輸速率達10Gbps的Ethernet 交換器IC,採65奈米製程的IC都需解決漏電的問題,否則事後才想冷卻戰略或加風扇,都會影響成本。

IC1瓦,環境省3

呂豐榮建議IC設計者深思與正視自己工作對環境的重要影響。他說,每顆IC每省下一瓦,隨著被整合進各類電子系統產品中,對環境就具有三倍的加乘效果,等於可以替環境省下三瓦的電力。

當年,功耗大的BiPolarCMOS取代之後,如今CMOS也走到了當初BiPolar的功耗瓶頸,在主要製程技術沒有改朝換代之前,只好靠設計的方法來解決。

提供IC設計服務的智原科技發現,客戶從0.25微米世代,已經開始接受低功耗IC設計的概念。謝承儒表示,隨著省電的需求越來越多,智原從2005年起,推出「PowerSmart」平台,從0.13微米製程世代開始,提供由「低功耗設計方法」及「低功耗相關IP」兩大部分組成的低功耗解決方案。如今,智原的低功耗解決方案已經推進到90, 6545奈米。

■產業低功耗,PFI力推

2005年到2006年間,在IC設計業裡,邏輯線路自動化,已經成功實踐,但電源消耗的資訊,卻沒有自動化。這個問題的挑戰很大,而且要自動化也絕對不能關起門來自己做自己的,這是一場標準化的推動大任。

觀察到整個IC設計流程迫切需要一種標準方法,來表現低功率規格,Cadence20065月發起Power Forward InitiativePower Forward聯盟,簡稱PFI),目的是在整個設計流程中開發一種通用功率格式(CPF)。發起之初,成員包括CadenceAMDARMATI、富士通、飛思卡爾、NECTSMC10家公司,隨後在20067-9月間,參與公司已提供400多個案例(input)參與測試,而催生PFI的,正是呂豐榮的老闆,徐季平。

所以,當Cadence推出CPF,很快地就獲得智原的支持。呂豐榮說,截至2007年底的統計,CPF已經獲得超過200家客戶採用,並有超過80個設計案例成功tape out

圖說:

IC上下游業者加入CPF低功率解決方案聯盟名單

類別

公司

Early Adaptors

Fujitsu, NEC, Freescale, NXP, STARC

Foundry

TSMC, UMC, Chartered, IBM, Samsung, SMIC

IP vendors

ARC, Virage Logic, Lightspeed Logic, Denali, ARM, Chipidea, Tensilica

ASIC /Design services

Fujitsu, NEC, Faraday, GUC, Veri Silicon, Alchip, Mindtree

EDA

Cadence, Calypto, Sequence, Atrenta, ChipVision, Azuro

資料來源:Cadence

省電設計,客戶滿意

謝承儒分享了三個省電晶片成功案例。其中,最令大家驚豔的是一枚複雜度相當高的多媒體處理器,智原設計了10種不同的功耗模式(power mode),並逐一完成最挑戰、也最關鍵的驗證工作,不但在動態功耗上可以節省35%,更減少漏電120倍。

智原透過替客戶完成低功耗設計的個案越來越多,也一再驗證該公司低功耗設計流程(Low Power Flow)已經通過量產考驗(Silicon Proven)。

謝承儒直爽地回答了我的疑問,設計省電IC,在IC這個層次,確實是比較貴的。但他強調,如果沒有從IC設計時就考量省電節能,等到改光罩或者在系統產品發燒發燙時,不得以才來想散熱問題,那個成本一定讓人悔不當初。

呂豐榮也舉了三個精彩的省電IC故事。其中,一個手持多媒體裝置,因為Cadence的低功耗解決方案,總用電量減少3成,而待機時更比舊版本省電50%

■低耗電,高道德

中國古諺,富而好仁。在能源短缺的時代,有錢也有道德,其具體作為之一,就是環保。謝承儒說,過去開大西西數豪華費油車的有錢人,很可能為了重塑形象,選擇更環保的油電混合車。

謝承儒說:低耗電,是高道德的。

本文刊登Compotech ASIA 2008.8月號雜誌